| 1. Identificação | |
| Tipo de Referência | Artigo em Evento (Conference Proceedings) |
| Site | mtc-m16.sid.inpe.br |
| Código do Detentor | isadg {BR SPINPE} ibi 8JMKD3MGPCW/3DT298S |
| Identificador | 6qtX3pFwXQZGivnJVY/MagMK |
| Repositório | sid.inpe.br/mtc-m16@80/2006/08.15.13.38 |
| Última Atualização | 2020:08.11.14.48.20 (UTC) simone |
| Repositório de Metadados | sid.inpe.br/mtc-m16@80/2006/08.15.13.38.34 |
| Última Atualização dos Metadados | 2022:09.14.20.01.20 (UTC) administrator |
| Chave Secundária | INPE-13989-PRE/9164 |
| Rótulo | self-archiving-INPE-MCTIC-GOV-BR |
| Chave de Citação | MelloCarv:2006:PrVHCi |
| Título | Programação em VHDL de circuitos lógicos para implementação em FPGA  |
| Ano | 2006 |
| Data de Acesso | 18 maio 2024 |
| Tipo Secundário | PRE CN |
| Número de Arquivos | 1 |
| Tamanho | 400 KiB |
| 2. Contextualização | |
| Autor | 1 Mello, Yegor Gomes de 2 Carvalho, Manoel Jozeane Mafra de |
| Identificador de Curriculo | 1 2 8JMKD3MGP5W/3C9JHNP |
| Grupo | 1 2 CRN-INPE-MCT-BR |
| Afiliação | 1 UFRN 2 Instituto Nacional de Pesquisas Espaciais (INPE) |
| Nome do Evento | Sicinpe - 2006. |
| Localização do Evento | São José dos Campos |
| Páginas | 31 p. |
| Histórico (UTC) | 2006-08-15 13:38:34 :: vinicius -> administrator :: 2018-06-05 01:17:04 :: administrator -> marciana :: 2006 2020-04-28 13:31:35 :: marciana -> simone :: 2006 2020-08-11 14:48:20 :: simone -> administrator :: 2006 2022-09-14 20:01:20 :: administrator -> simone :: 2006 |
| 3. Conteúdo e estrutura | |
| É a matriz ou uma cópia? | é a matriz |
| Estágio do Conteúdo | concluido |
| Transferível | 1 |
| Tipo do Conteúdo | External Contribution |
| Resumo | Esse Projeto foi iniciado em Fevereiro de 2006, com o objetivo de desenvolver códigos de descrição de Circuitos Lógicos bem como a implementação dos mesmos. A aplicação inicial desse projeto foi dar auxílio a um outro projeto de Demodulação de Sinais usando o Costas Loop, um tipo de PLL Phase-Locked Loop (ou Malha de Captura de Fase). O auxílio dado ao projeto é referente à Programação em VHDL "VHSIC Hardware Description Language (Circuito Integrado de Altíssima Velocidade em Linguagem de Descrição de Hardware), linguagem usada para facilitar o design de circuitos digitais em FPGAs Field Programable Gate Array (Matriz de Portas Lógicas Programáveis no Campo). |
| Área | CEA |
| Arranjo | urlib.net > BDMCI > Fonds > Produção anterior à 2021 > CRCRN > Programação em VHDL... |
| Conteúdo da Pasta doc | acessar |
| Conteúdo da Pasta source | não têm arquivos |
| Conteúdo da Pasta agreement | não têm arquivos |
| 4. Condições de acesso e uso | |
| URL dos dados | http://urlib.net/ibi/6qtX3pFwXQZGivnJVY/MagMK |
| URL dos dados zipados | http://urlib.net/zip/6qtX3pFwXQZGivnJVY/MagMK |
| Idioma | pt |
| Arquivo Alvo | Melo_programacao.pdf |
| Grupo de Usuários | administrator simone vinicius |
| Grupo de Leitores | administrator simone |
| Visibilidade | shown |
| Detentor da Cópia | SID/SCD |
| Permissão de Atualização | não transferida |
| 5. Fontes relacionadas | |
| Unidades Imediatamente Superiores | 8JMKD3MGPCW/3EUAPES 8JMKD3MGPDW34P/478H96R |
| Lista de Itens Citando | sid.inpe.br/mtc-m21/2012/07.13.14.54.30 6 sid.inpe.br/mtc-m16c/2022/07.08.19.50.38 1 |
| Acervo Hospedeiro | sid.inpe.br/banon/2003/08.15.17.40 |
| 6. Notas | |
| Notas | Bolsa PIBIC/INPE/CNPq |
| Campos Vazios | archivingpolicy archivist booktitle callnumber copyright creatorhistory date descriptionlevel dissemination doi e-mailaddress edition editor electronicmailaddress format isbn issn keywords lineage mark mirrorrepository nextedition numberofvolumes orcid organization parameterlist parentrepositories previousedition previouslowerunit progress project publisher publisheraddress readpermission rightsholder schedulinginformation secondarydate secondarymark serieseditor session shorttitle sponsor subject tertiarymark tertiarytype type url versiontype volume |
| 7. Controle da descrição | |
| e-Mail (login) | simone |
| atualizar | |